PATENT ABSTRACTS OF JAPAN

(11)Publication number

06-232264

(43) Date of publication of application: 19.08.1994

(51)Int.CI.

H01L 21/82 G06F 15/60

(21)Application number: 05-034873

(71)Applicant : SONY CORP

(22)Date of filing:

30.01.1993

(72)Inventor: KADOYAMA TAKAHIDE


KATAKURA MASAYUKI WATANABE HIROKO

(54) LAYOUT METHOD OF INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To shorten the period for a designing operation and to reduce the period and the cost required for trial production by a method wherein the layout designing operation of an integrated circuit is made easy.

CONSTITUTION: Regarding data on the layout of an integrated circuit, data (A) on a mudule including a plurality of transistor elements is arranged in a first hierarchy. In addition, data which has changed the module into a cell is arranged in a second hierarchy, and data (B) which customizes the elements constituting the module is arranged. In addition, in the layout method of the integrated circuit, at least a first customization function which changes over the transistor elements to states including connective states and nonconnective states in terms of a circuit and a second customization function which controls the circuit function of the transistor elements are provided as constomization functions, and data used to connect the elements is arranged in the second hierarchy.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-232264


(43)公開日 平成6年(1994)8月19日

(51)Int.Cl. ⁵ H 0 1 L 21/82 G 0 6 F 15/60	識別記号	庁内整理番号	FΙ	技術表示簡	所
	370 K	K 7623-51. 9169-4M 9169-4M	HOIL	21/ 82 C S	
			審查請求	未請求 請求項の数5 FD (全 9 3	Į)
(21)出願番号	特顯平5-34873		(71)出願人		
(22)出願日	平成5年(1993)1月30日		(72)発明者	東京都品川区北品川6丁目7番35号	=
			(72)発明者	· · · · · - · ·	F.
			(72)発明者	渡邉 浩子 東京都品川区北品川 6 丁目 7番35号 ソ 一株式会社内	=
			(74)代理人	弁理士 高月 亨	
			1		

(54)【発明の名称】 集積回路のレイアウト方法

(57)【要約】

【目的】 集積回路のレイアウト設計を容易にして設計のための期間を短縮し、また試作に要する期間や費用などを削減できる集積回路のレイアウト方法を提供する。【構成】 集積回路のレイアウトのデータについて、第1の階層に複数のトランジスタ素子を含んだモジュールのデータ(A)が配置され、第2の階層にモジュールをセル化したデータが配置されるとともに、モジュールを構成する素子をカスタマイズするデータ(B)が配置され、カスタマイズ機能として、少なくとも、トランジスタ素子を回路的に接続・非接続を含む状態に切り換える第1のカスタマイズ機能と、トランジスタの回路的機能を司る第2のカスタマイズ機能を具備し、更に第2の階層に素子の接続のためのデータが配置された集積回路のレイアウト方法。



1

【特許請求の範囲】

【請求項1】集積回路のレイアウト方法において そのレイアウトのデータに「少なくとも第1、第2の階 層を有し、

第1の階層に、複数のトランジスタ素子を含んたモジュールのデータが配置され

第2の階層には、前記モジュールをセル化したデータが 配置され。

更に第2の階層のセル上に、前記モジュールを構成する 素子をカスタマイズするデータが配置され

カスタマイス機能として、少なくとも、トランジスタ素 子を回路的に接続・非接続を含む状態に切り換える第1 のカスタマイズ機能と、トランシスタの回路的機能を司 る第2のカスタマイス機能を具備し、

更に第2の階層に素子の接続のためのデータが配置されたことを特徴とする集積回路のレイアウト方法。

【請求項2】第1のカスタマイス機能は 同路的に能動である活性状態、回路的に使用されておらず コンタクトホールと電極が除去された状態である下活性状態。及び集積回路チップから消去された状態である除去状態の 20 3つの状態を司るものであることを特徴とする請求項:記載の集積回路のレイアウト方法。

【請求項3】第2のカスタマイス機能は、モジュール内に配置されたタフルベース構造のトランジスタ素子の一方のベース電極のコンタクトホールと電極金属の有無を切り換えることにより、同一トランジスタをダブルベーストランジスタとして使うか、シンクルベーストランジスタとして使うかを切り換える機能を問ろものであることを特徴とする請求項1に記載の集積回路のレイアウト方法。

【請求項4】第2のカスタマイス機能は モジュール内に配置されたN個のマルチエミッタ構造のトランシスタにおいて、M個のエミッタ電極のコンタクトホールと電極金属の有無を切り換えることにより、同一トランシスタをN M個の任意のマルチエミッタトランジスタとして使い得る機能を司るものであることを特徴とする請求項1に記載の集積回路のレイアウト方法。

【請求項5】モジュール内に配置された容量素子の容量 値設定を司る第3のカスタマイズ機能を具備して成ることを特徴とする請求項1に記載の集積回路のレイアウト 40 方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、集積回路のレイアウト方法に関する。本発明は、各種構造の集積回路のレイアウトのために利用することができ、例えば、主にアナログ回路を主体としたバイホーラ(双極)型集積回路のレイアウト設計技術として好適に利用することができる。【0002】

【従来の技術及びその問題点】バイボーラ型集積回路

は、アナログ信号処理用としては主流のデバイスである。もう一つの集積回路の構造としてMOS型のものがあり、これはデジタル回路用集積回路として広く用いられている。

【0003】最近、アナログ回路用バイボーラ型集積回路の回路の開発において、次のような点が大きな問題点になっている。

① 開発期間が長く開発費が高い。

② 通常、試作した最初のタイプか完全に動作すること 10 は稀て、通常2~3回の試作をするが、その修正の時間 と費用か大きな問題である。

上記の問題点は、最近の応用製品の商品開発サイクルの 短縮、パイポーラ型集積回路の規模の増大に伴う開発期間の長期化の対比において、益々増大している。一方の デジタル集積回路は、設計手法、シミュレーション技術 の進歩により開発期間の短縮が図られており、この開発 期間の動向も信号処理のデジタル化を推進する原動力と なっている。

【0004】デジタル集積回路が新しい設計手法やシミュレーション技術を導入しやすい理由としては、以下のような理由が考えられる。

(1) 基本回路の種類が少ない

基本的にはNANDまたはNDR等の基本的論理ゲートの組み合わせで、ある機能単位をセルとして扱い、階層的に設定することが容易。

(2) 仕様記述か容易

各フロックの仕様に関して、その機能は厳密に数学的に 定義され、それ以外の要素としては、演算速度や、出力 端子の駆動能力を定義すれば仕様が記述できる。

) (3)シミュレーションか容易

素子は単純なスイッチング動作をしているのみなので、 単純なモデルでシミュレーションが可能で、大規模な回 路もシミュレーションで機能や特性の検証が可能。

(4)自動設定が容易

個々の低位の機能単位はセルとして扱えること、及び集積回路内にはほぼ同一レベルの振幅の信号か存在するのみなので、各機能単位の集積回路チップ内の配置は、速度的要因と、集積度(高密度にチップ内を配置)的要因を考慮すればよく、コンピュータによる自動設計に対応しやすい。

【0005】上記を裏返したのがアナログバイボーラ型 集積回路である。

(1)基本回路の種類か多い

基本回路の種類が非常に多く、系統化できない。また同 じ機能を実現する多数の手段がある。似たような回路で も細かく仕様や機能が要なり、単純にセルとして扱うこ とができない。

(2)仕様記述が困難

非常に多くのパラメータが存在し、あらゆる用途を満た 50 すようそれらのパラメータを設計することは不可能で、

2

表現困難なパラメータも多数存在し、また、同じ回路が ある応用には何の問題もなく、別の応用には実用になら ないということや B回路と組み合わせると何の問題も ないA回路が、C回路と組み合わせると発振等の不具合 を起こす等のことも稀ではない。

(3)シミュレーションが複雑。

能動素子(トランジスタ)か非常に複雑な動作をし、能 動素子内の物理的な振舞いを表現する複雑なモデルが必 要とされる。従って、大規模な回路のシミュレーション は実用的には困難で、中規模の回路フックのシミュレー 10 ションから全体の機能や特性を推定していた。

(4)自動設計困難

振幅や周波数が多彩な信号が混在し、各機能ブロックを とう配置するかによって特性が左右され デジタル集積 回路のような自動設計には対応困難。

【0006】上述したような背景のもとに、アナログバ イボーラ型集積回路は 「一品料理」的な開発形態で集 積回路の開発が成されてきた。今後応用製品の開発サイ クルの短縮やデジタル集積回路の設計技術の向上に対応 するには、下記2点への対応を可能とする設計手法の確 20 立が必要とされる。

- (1) セル設計の導入による回路設計、レイアウト設計 期間の短縮
- (II) 修正試作におけるレイアウト設計期間。ウェーハ 試作期間の短縮及び費用の削減

【0007】(I) に関しては、以前より必要性は言わ れていたものの、現在まであまり進展していない。その 理由は、前述したようにセルをブラックボックスとして 扱うことは非常に困難で、細かな仕様や機能毎に全てセ ルを用意したら殆ど無数のセルを用意しなければならな 30 いことによる。

【0008】図9は その理由を説明する図である。オ ペアンプはアナログ回路の最も基本的な機能回路で、そ の仕様もアナロク回路の中では明確に記述しやすい。基 本回路は多分、数10種に及ぶか、あるウェーハブロセ スあるいは集積回路の応用分野を限定すれば、数種の基 本回路で殆どをカバー可能である。しかし、図9に記し た数種の詳細仕様が存在し、その組み合わせを考える と、オペアンプ単体を見ても20~30種を越えるセル れにより初めて集積回路内のある機能回路の役割を果た す。この周辺回路はオペアンプの上位の機能として定義 を司り、更にその詳細仕様を決定する、

【0009】このように考えると、オペアンプのみを考 えても数100種のセルを必要とし。デシタル集積回路 のような設計が困難なことが明らかとなる。唯一基本回 路については標準化の可能性があるが、レイアウト設計 用のセルは、周辺回路込みで一単位のセルでなければな らず、これすらもあまり進展していない。

【0010】(II)に関しては、前述した多々の理由に 50 使用されておらす、コンタクトホールと電極が除去され

より最初の試作サンプルが完璧に動作することは確率的 に高くなく、1~2度の修正を見込むことは止むを得な い。その際に問題となるのがレイアウト設計とウェーハ 試作工程の期間と費用である。回路設計については 最 初の設計時の見過しや検証しきれなかった問題の解決 で、最初の全体の設計に比較し必要とする時間はわずか である場合か多い。ところか、修正の場合 例えば数個 のトランシスタの追加であっても、集積回路チップ内の 配置を広い部分に渡り変更する必要が生じたり、わずか 1個のトランジスタの追加のためにウェーハ工程は最初 の工程から再試作せねばならないといった状況が頻繁に 発生していた。

【0011】即ち、修正のサイクルにおいては、回路設 計は、初期設計比で平均的に無視できるような時間で可 能であるか、レイアウト設計時間は、初期設計時に対し 無視できない時間を要し、ウェーハ工程においては「初 期試作時と同じ時間、費用を必要とする場合が多い。再 試作をするのに必要な費用の多くはマスクの再作製とウ ェーハの再試作のために費やされる。

【0012】以上述べたように「アナロガバイボーら型」 集積回路の開発においては、2~3度の試作を繰り返す ことは根本的には避け難いか、再試作の期間と費用をい かに圧縮するかが大きな課題となっている。また初期設 計において、アナログ回路設計に馴じむセル設計手法を 確立してれにより回路設計することが、レイアウト設計 短縮のために必要とされていた。

[0013]

【発明の目的】本発明は上記従来技術の問題点を解決し て 集積回路のレイアウト設計において、レイアウト設 計を容易にして設計のための期間を短縮でき、また試作 に要する期間や費用などを削減できる集積回路のレイア ウト方法を提供することを目的とする。

[0014]

【問題点を解决するための手段】本出願の請求項1の発 明は、集積回路のレイアウト方法において、そのレイア ウトのデータに、少なくとも第1、第2の階層を有し、 第1の階層に、複数のトランジスタ素子を含んだモジュ ールのデータが配置され、第2の階層には、前記モシュ ールをセル化したデータが配置され、更に第2の階層の が必要となる。更にオペアンプには周辺回路が伴い、そ 40 セル上に、前記モシュールを構成する素子をカスタマイ ズするデータが配置され、カスタマイズ機能として、少 なくとも「トランシスタ素子を回路的に接続・非接続を 含む状態に切り換える第1のカスタマイス機能と、トラ ンジスタの回路的機能を司る第2のカスタマイズ機能を 具備し、更に第2の階層に素子の接続のためのデータが 配置されたことを特徴とする集積回路のレイアウト方法 であって、これにより上記目的を達成するものである。 【UU15】本出願の請末項2の発明は、第1のカスタ マイズ機能が、回路的に能動である活性状態、回路的に

た状態である不活性状態。及び集積回路チップから消去 された状態である除去状態の3つい状態を司るものであ ることを特徴とする請求項上記載の集積回路のレイアウ ト方法であって、これにより上記目的を達成するもので

【ロロトピ】本出願の請計項3の発明は、第2のカスタ マイズ機能が、モシュール内に配置されたダブルペース 構造のトランジスタ素子の一方のベース電極のコンタク トポールと電極金属の有無を切り換えることにより。同 か。シングルベーストランジスタとして使うかを切り換 える機能を司るものであることを特徴とする請求項上に 記載の集積回路のレイアウト方法であって、これにより 上記目的を達成するものである。

【10017】本出願の請求項4記載の発明は、第2のカ スタマイス機能が、モジュール内に配置されたN個Oマ ルチエミッ々構造のトランシスタにおいて、M個のエミ テタ電極のコン タクトホールと電極金属の有無を切り換 えることにより、同一トランシスタをN-M個の任意の マルチエミ・タトランシスタとして使い得る機能を削る。20 ものであることを特徴とする請求項目に記載の集積回路 のレイアウト方法であって、これにより上記目的を達成 するものである。

【0018】本出願の請求項5記載の発明は、モジュー ル内に配置された容量素子の容量値設定を司る第3のカ スタマイス機能を具備して成ることを特徴とする請求項 1 に記載の集積回路のレイアウト方法であって、これに より上記目的を達成するものである。

【0019】本発明の構成について | 4発明の集積回路 レイアウト方法を概念的に例示している図1ないし図4 30 を用いて説明すると、次のとおりである。

【0020】本発明の集積同路レイアウト方法において は そのレイアウトのデータに 少なくとも第1 第2 の階層を有する。第1の階層に、複数のトランシスタ素 子を含んだモジュールのデータが配置される。図1で言 うと このデータに係るモジュールは、図1の(A)に 示すものである。図1の(A)の構成例の詳細は 図2 に示す。第2の階層には、前記モジュールをセル化した データが配置され、更に第2の階層のセル上に 前記モ シュールを構成する素子をカスタマイズするデータが配 40 置される。図1で言うと、このカスタマイズデータは、 図1の(B)に示すものである。図1の(B)の構成例 の詳細は「図3に示す。

【0021】本発明においては、カスタマイズ機能とし て一少なくとも。トランシスタ素子を回路的に接続・非 接続を含む状態を切り換える第1のカスタマイズ機能。 と トランジスタの回路的機能を司る第2のカスタマイ 7機能を具備するように構成する。

【ロロ22】更に第2の階層には、素子の接続のための テー々を配置する。

【0023】図1、及び図2ないし図3の例示をもとに 更に詳細に説明すると、次のとおりである。図1の

(A) (詳細は図2) は、ある機能回路を実現するため に配置されたモジュールを示し、ここには例えばM1と いうモジュールかあとすると、MIはいわばサブルーチ **シという形で、この階層に配置され、その実態はその下** の階層に存在する。ここではモジュールMIの実態が存 在する下位の階層を第1の階層、M1のセル(サブルー チン)が配置された階層を第2の階層とする。第2の階 ートランシスタをダブルペーストランシスタとして使う。10。層には、複数のM L のセルの存在が許される。モシュー ルは、数少ないモジュールで集積回路全体のレイアウト をしようしているので、非常にたくさんの同一セルが第 2の階層に存在することになる。この第2の階層には更 に、図1の(B)(詳細は図3)で示されるカスタマイ ズ機能用データが配置される。客セルの上に配置された。 カスタマイズ用データはセル毎に独立なので、一つのモ ジュールをセルとして多数配置し、各々のセルにカスタ マイズ用データを独立に付与することにより、同一モジ ュールで、多彩な回路へ応用することが可能となる。

> 【0024】(4) の(0)(詳細は図4)は - 上記のカ スタマイズされたセル上に置かれた抵抗と、結線用の層 及び抵抗の層を示し、これらのデータも第2の階層に配 置される。

[0025]

【作用】本発明によれば。モジュールとして。例えば後 に説明する図うに示すような規格化されたモジュールの 集合として集積回路チップを配置できる。そのモジュー ルに対してカスタマイス機能を持たせているのでしてい カスタマイズ機能により。モジュール内の素子を、複数 種の回路素子として用いることができる。この機能によ り、経験的には10数種のモジュールで、特殊な素子を 含んだ回路を除いて殆どの回路を実現することが可能で ある。レイアウトされた同路の素子密度は、通常のフル カスタムレイアウトよりも低いが、少なくともボリシリ コン抵抗プロセスにおいては、その差はわずかで、10 ~20%程度である。最近の集積回路の規模の増大に伴 い。回路のチャブサイスを决定する要因は、機能回路の 大きさ自身よりも相互のブロック間結線になりつつあ り、チップ全体で見れば数%の影響に過ぎない。

【10026】本発明によれば、修正試作のレイアウト設 計期間。ウェーバ試作期間、試作費用の大幅減が達成で きる。これは予め自動的に冗長度(余分な素子)を持た せるととができるので、最初の試作で判明した不具台 を「冗長な素子」抵抗の再配置「容量値の再設定、結線」 変更及びカスタマイズ機能により柔軟に吸収できる。従 って再び最初の工程から試作を始めなくても、最初の試 作で修正用ウェーハも途中工程まで進めておき、修正時。 はそこからスタートすればよい。それにより、修正試作 期間、修正費用が大幅に削減でき、例えばポリシリコン 50 抵抗プロセスを例にとれば、1/3程度に削減すること

かできる。従来は1トランジスタの追加へために全工程 の試作をすることもあった。

【①①27】モジュールが冗長度を持つことは、回路修 正に伴うレイアウト修正か局所的なプロック内で済むこ とを意味している。従ってレイアウト期間の短縮にも寄 与する。

【0.028】更に本発明によれば。セル設計が導入しや すくなる。前述したようにアナログ回路の場合。何の特 性も変更できないような固まったセルは実用化が難し い。しかし本発明によれば、図9における機能や詳細仕 10 モジュールであるが、容量を内蔵したもの、cはNPN 様の変更をモジュールの変更なしに、結線や抵抗の変更 カスタマイズ機能を使って柔軟に対応することができ る。例えばAという設計者がA回路を作ったとする。B という設計者が国回路と基本回路は同じたが詳細な機能 や仕様が異なったb回路を必要としていたとする。従来 は国国路に使えないとして新規にも回路を設計していた。 か。少なくともレイアウト設計上は、a回路のモジュー ルを変更することなり、結線、抵抗の小変更とカスタマ イス機能、冗長素子の範囲でも回路が実現でき 🙃回路 のレイアウトは設計資産として再活用されたことにな

【ロり29】これまで、回路を小変更してもそのプロッ クのレイアウトは新規になるので、ゼロベースで回路設 計しても同じと考えられたことも、アナログ集積回路で セル設計が進まなかった大きな理由であるが、本発明に よれば、似た回路があればそのレイアウト資産は再活用 できるので。極力今まで使った回路を使うという設計力 ルチャーが育成される。

[0030]

【軍権例】以下本発明の実施例について説明する。但 し、当然のことではあるが、本発明は実施例により限定 をされるものではない。

【ロロ31】実施例1

この実施例は、本発明をアナログバイボーラ型集積间路 のレイアウト設計に具体化したものである。

【0032】図5に示すのは、本構成例において、レイ アウト設計の基本単位となるモジュールである。モジュ ールの中にはNPNトランジスタ PNPトランジスタ を主にして 容量またプロセスによっては更に抵抗など か含まれる。

【0033】バイボーラ型集積回路は プロセク的に何 種類がに系統化される。まずPNPの構造について見る と、横型(ラテラル)PNP構造の通常のプロセス 縦 型(バーティカル)PNP構造のプロセスがある。後者 は構造が複雑になるが、回路設計の自由度が増えるの 目的により使い分けられる。また。抵抗の構造について みると、チュブロンリコンのパルクに形成される拡散抵 抗プロセスと、シリコン表面の絶縁膜上に多結晶ンリコ ン膜により形成されるボリシリコン抵抗プロセスに大別 ウト設計が容易で集積度が同上するため、製造技術が確 立された現在では、一般的に使われるようになってき た。また抵抗の形成がポリシリコン抵抗の場合、後半の 工程となるため、本発明の効果はポリシリコン抵抗プロ

セスにおいてより発揮される。

{11034} 図5に示した本実施例において使用される モジュールは、縦型PNP、ポリシリコン抵抗プロセス 用に設計された一例である。図5の符号aは、NPN、 PNPが混在した汎用のモシュール、bは同じく汎用の トランシスタのみのモジュールで、これは例えばECL (エミッタ結合型論理回路)等に用いられる。 d はすべ アンプの電圧増幅段と出力段に用いられるモジュールで 位相補償用の容量を内蔵している。

【① 035】図6に、本実施例によって作成した集積回 路チュブのシリコン部分の 例を示す。本実施例では、 設計された回路において個々の機能回路に、図5に示し たユニットが割り付けられる。機能回路とユニットは 1:1に対応するのではなく、一つの機能回路に複数個 - (平均)2個 大部分は1~3個)が対応する。例えばN PN初段のオーアンプでは初段の差動段に図るのよのモ ジュールを対応させ、電圧増幅段及び出力段にはすのモ シュールを割り付ける。典型的には一つのモジュールは 10~20個の回路素子に対応する。このようにモジュ ールを個々の機能回路に1:1で対応させるのではな - 「、もう一つ下位の階層」例えばオペアンプの差動増幅。 段とか、電圧増幅段と出力段とかに対応させているの は、モジュールの汎用性を増すためである。

【ロロ36】例えば、図5のaのモジュールとdのモジ ュールを組み合わせたモジュールを考えると、それはそ の形のオペアンプ以外には応用しにくい。図るの単位で 分割しておけば、例えばPNP初段のオペアンプにはa のモジュールのみを取り替えればよく。 dのモジュール はそいまま使える。またa及びdのモジュールともすべ アンプ以外の用途にも使える。このように汎用性が高ま り、本発明者らの経験によれば、特殊な回路を除いて1 ()モジュール。多くとも2()モジュールあれば殆どどの 回路がカバーできる。

【0037】図6はそのような割り付けを終えた集積回 40 路のシリコン部分の配置を示しているのである。

【① 0 3 8 】 4実施例では 4発明を適用して モジュ 一ルに対してカスタマイズする機能を有することによ り。モジュールの汎用性をより高めている。以下そのカ スタマイズ機能について詳して説明する。主要なカスタ マイズ機能は以下の3点である。

- (1) トランシス々配置のカスタマイズ
- (2) トランシスタ素子特性のカスタマイズ
- (3)容量値のガスタマイズ

【9039】図7によりカスタマイズの機能を説明す される。後者は構造的、工程的に複雑となるが、レイアー50 る。トランジスタ配置のカスタマイズは2種類あり、完

全にトランジスタを集積回路のチップ上から消去するデ リート状態と、同路内に不活性にしておくオフ状態とが、 ある。図7の符号1はデリートされた状態と、回路的に 不活性にしておりオフ状態とがある。図7の符号1はデ リートされた状態を示している。テリートされた領域。 は、例えばボリシリコン抵抗プロセスにおいて、ポリシ リコン抵抗を配置する領域として用いる。一般にトラン ジスタ領域の絶縁膜上は段差が存在し、この上に抵抗を 配することは精度上好ましくなく、レイアウトルールと して禁止されている場合が多い。PNPトランシスタの 10 デリートされた領域は、NPN同様ポリシリコン抵抗の 配置領域としても使えるし、拡散抵抗プロセスの抵抗配 置領域として使うこともできる。オフされたトランジス タは 電極(コンタクトホールとアルミニウム電極)が 消去されるので、同路的には不活性な状態にあるが、素 子としては存在する。モシュールは機能回路と何た素子 配置のものか選択されるか、厳密に一致している訳では ない。従って余分な素子かある割合で発生する。余分な 素子は、レイアウト上不都合かない限り。オフ状態にし ておく。オフされたトランジスタ(図7中、符号2でデー20 す)は、回路の修正時に有効に使える可能性を持つ。従 ってオフ状態にあるトランジスタを適正な割合て配置す ることにより、回路の修正・再試作時に最初の工程から てはなく途中工程から試作すれば済む確率を劇的に増や すことができ、試作の期間、費用を大幅に減ずることが できる。また、レイアウト設計もオフされたトランジス タの活性化で対応できれば、修正部分が局所的となり。 修正が非常に容易となる。オフされたトランシスタの上 部は配線領域として使用できる。

【0040】次にトランシスタ素子特性のカスタマイズ 30 機能について説明する。これも2種類の機能から成る。 図7の符号3は、ダブルペースNPNトランシスタをシ ングルベーストランジスタとしてカスタマイズした例を 示している。ダブルベーストランシスタは、ハース抵抗 を下げることにより、雑音を減したトランジスタとして 使用されるが、通常回路のごく一部にのみ用いられる。 各モシュールにダブルベース構造のトランジスタを配置 しておけば、必要な時にはダブルベーストランジスタと して用い。通常は一方のペース電極を消去することによ りシングルベーストランシスタとして使える。消去され 40 た一方のペース電極上は配線領域として使う。図7の符 号4は、4個のマルチエミッタを有するトランジスタ を「2個のマルチエミッタトランジスタとして用いた例 を示しており、2個のエミッタ電極が消去されている。 これらの機能は一つのトランジスタを複数種のトランジ スタとして用いることを可能にし、必要なモジュールの 種類の削減に寄与する。

【0041】図7の符号5は「容量値のカスタマイズを 示している。図のAの部分が容量として寄与し、Bの部 分は殆ど寄与しない。構造的には、推奨できる方法は、

Aの部分の誘電体は薄い窒化膜で構成し、Bの領域は、 窒化膜と厚い酸化膜を重ねることである。その厚い酸化 膜領域の決定により容量値をカスタマイズすることがで きる。

【0048】前述したように、本発明はポリシリコン抵 抗のウェーハプロセスにより適している。そい理由と、 拡散抵抗プロセスへの適用について説明する。[48はウ ェーハ試作工程を示している。〔A〕はペース拡散まで の工程。〔B〕はポリシリコン抵抗プロセスの多結晶シ リコンエッチングまでの工程を示している。詳細は各プ ロセスで異なるが、概略的には各々全工程の1.13、2 テ3が目安である。

【0043】ポリシリコン抵抗プロセスにおいては、

(B)の工程まで試作を進めておき、再試作は多結晶シ リコンのエッチングから始める。従って再試作以降は約 1/3の工程で済み、必要マスク数も全体の1/3に近 い。またポリシリコン抵抗は、集積回路表面に比較的自 由に配置でき、モジュールの冗長度も含め、修正の自由 度は極めて高く、修正期間、費用(必要マスク数とウェ - ハ王稈の長さに依存)も大幅に削減される。

【ロウ44】拡散抵抗プロセスに本発明を適用する場 台、2つの選択がある。第1の方法は、最初の試作時に (A)の工程まて、即ちペース拡散前まて進めておき、 再試作時にベース拡散よりスタートする方法である。こ の方法は、抵抗値や抵抗数の設定に自由度があり、回路 の修正に対する自由度が大きい反面、再試作の工程やマ スク枚数が初期試作の2/3程度にしかならないので、 修正期間や修正費用の低減はポリシリコン抵抗プロセス に較べ大分劣る。

【① 0 4 5 】もう一つの選択は 抵抗は初期試作で作り つけにしておき、抵抗値の設定は結線のみで切り替える 方法である。この方法は容量値設定の直前の工程まで初 期試作で進めることができるので、修正期間や修正費用 の低減には大きく寄与する。しかし、抵抗値の設定が、 予め作りつけられた抵抗の選択と接続によってなされる ので、自由度が大きく制約される。

【① ① 4 6 】このように拡散抵抗プロセスと本発明との 組合せによる効果は、修正期間/修正費用と、修正時の 回路設計の自由度がトレードオフになり 両者を満足す るポリシリコン抵抗との組合せ程劇的効果は得られない が、十分に実用上効果的である。

【0047】次に「本実施例において、上述した集積回 路チップのレイアウト設計を行う手段を説明する。

【10048】図1を参照する。図1の(A)(詳細は図 2) は ある機能回路を実現するために配置されたモジ ュールを示している。ここには、例えばM1というモジ ュールがあるとする、M l はいわばサブルーチンという 形でこの階層に配置されるその実態はその下の階層に存 在する。ここではモジュールM1の実態が存在する下位 50 の階層を第1の階層 M1のセル (サブルーチン) か配

置された階層を第2の階層とする。第2の階層には、複数のM1のセルの存在が許される。モジュールは一数少ないモジュールで集積回路全体のレイアウトをしようとしているので、非常にたくさんの同一セルが第2の階層に存在することになる。

【0049】第2の階層にはカスタマイズ機能用データが配置される。それが図1の(B)(詳細は図3)である。各セルの上に配置されたカスタマイズ用データはセル毎に独立なので、一つのモジュールをセルとして多数配置し、各々のセルにカスタマイズ用データを独立に付10与することにより、同一モジュールで多彩な回路へ応用することが可能となる。図3に示す(B)中での具体的な例示は、符号B1でオフレイヤ、B2でデリートレイヤ、B3で容量値カスタマイズのためのオフレイヤを示すものである。


【0050】図1の(C) (詳細は図4)は、上記のカスタマイズされたセル上に置かれた抵抗と、結線用の層及び抵抗の層を示している。これらのデータも第2の階層に配置される。

【0051】本実施例適用により、前記本発明の作用の 20 項ご説明したとおりの作用効果がもたらされ、本発明の 目的が達成されたレイアウト方法が実現てきた。

[0052]

[図2]

図1の(A)部



* 【発明の効果】本発明によれば、集積回路のレイアウト 設計において、レイアウト設計を容易にして設計のため の期間を短縮でき、また試作に要する期間や費用などを 削減できるという効果がもたらされる。

12

【図面の簡単な説明】

【図1】本発明の構成を説明するための図である。

【図2】図1の(A) 部を示す図である。

【図3】図1の(B) 部を示す図である。

【図4】図1の(C)部を示す図である。

10 【図5】実施例を説明するための図で、規格化されたモジュールの構成を示す。

【図6】実施例を説明するための図で、集積回路チップのシリコン部分の構成例を示す。

【図7】実施例を説明するための図で、カスタマイズ機能の説明図である。

【図8】実施例を説明するための図で、ボリシリコン抵抗プロセスの説明図である。

【図9】問題点を示す図である。


【符号の説明】

-) (A) モジュール (第1の階層)
 - (B) カスタマイズ機能用データ (第2の階層)
 - (C) カスタマイズ化されたセル上のデータ (第2の階層)

*

【図3】


図1の(B)部



【図1】

【図4】


図1の(C)部



ď


【図6】

集積回路チップのシリコン部分の構成例



[図8]

ポリシリコン抵抗プロセスの説明図



【図7】

